DIALOG(R) File 352: Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

011194188 \*\*Image available\*\*
WPI Acc No: 1997-172113/199716

XRPX Acc No: N97-142042

CMOS inverter circuit - has several inverters connected in parallel

between input and output terminal

Patent Assignee: SHARP KK (SHAF ); TAKAYAMA KK (TAKA-N)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 9036730 A 19970207 JP 95205167 A 19950719 199716 B

Priority Applications (No Type Date): JP 95205167 A 19950719

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 9036730 A 7 H03K-019/20

Abstract (Basic): JP 9036730 A

The circuit has several inverters (INV1-INVn) connected in parallel between its input terminal (Vin) and output terminal (Vout).

ADVANTAGE — Stabilises inverter performance by absorbing inherent variations of each inverter. Equalises characteristics of different types of inverters with proximity of their configuration.

Dwg. 1/9

Title Terms: CMOS; INVERTER; CIRCUIT; INVERTER; CONNECT; PARALLEL; INPUT;

OUTPUT; TERMINAL Derwent Class: U21

International Patent Class (Main): H03K-019/20

International Patent Class (Additional): H03K-019/0185; H03K-019/0948

File Segment: EPI

?

#### **INVERTER CIRCUIT**

Patent number:

JP9036730

**Publication date:** 

1997-02-07

Inventor:

KOTOBUKI KOKURIYOU; YAMAMOTO MAKOTO;

TAKATORI SUNAO

Applicant:

YOZAN:KK;; SHARP CORP

**Classification:** 

- international:

H03K19/20; H03K19/0185; H03K19/0948

- european:


Application number: JP19950205167 19950719

Priority number(s):

### Abstract of JP9036730

PROBLEM TO BE SOLVED: To obtain the inverter circuit with stable performance by connecting plural unit inverters in parallel to absorb dispersion in the property of the unit inverters.

SOLUTION: Plural unit inverters INV1-n are connected in parallel between an input terminal Vin and an output terminal Vout. Each of the inverters INV1-n are a CMOS inverter consisting of series connection of p-channel and n-channel MOSFETs. Then characteristics of bipolar transistors(TRs) are averaged through parallel connection to improve the performance. Thus, the plural inverters INV1-n are connected in parallel to improve the accuracy of the threshold level more than the case with single connection and then the inverter circuit with stable performance is obtained.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平9-36730

(43)公開日 平成9年(1997)2月7日


(51) Int. Cl. <sup>6</sup> H03K 19/20 19/0185 19/0948	識別記号	9199-5K	F I H03K 19/20 19/00 19/09		101	B B		
			審査請求	未請求	請求項の	)数 3	FD	(全7頁)
(21)出願番号	<b>特願平7-205167</b>		(71)出願人	39001051 株式会社				
(22) 出願日	平成7年(1995)7月	19日	(71)出願人	東京都世 00000504	田谷区北	沢3-	5 -18	鷹山ビル
			(72)発明者	寿 国梁 東京都世				番22号 鷹山ビル
			(72)発明者	山本 誠東京都世		沢 3 -	5 -18	鷹山ピル
			(74)代理人	弁理士	山本 誠		最	終頁に続く

## (54) 【発明の名称】インバータ回路

## (57) 【要約】

【目的】 個々のインバータの特性値のバラツキに影響されることなく、安定した性能を実現できるインバータ 回路を提供することを目的とする。

【構成】 入力端子VINと出力端子VOUTとの間に、複数のインバータINV1, INV2, …, INVnが並列に接続されて構成されている。



#### 【特許請求の範囲】

【請求項1】 入力端子と出力端子との間に、複数の単 位インバータ回路を並列に設けたことを特徴とするイン バータ回路。

1

単位インバータ回路は、直列に接続され 【請求項2】 たpMOS型FETとnMOS型FETとから構成され たC-MOSインパータよりなることを特徴とする請求 項1に記載のインバータ回路。

【請求項3】 LSI基盤上に複数のインパータ回路の ための単位インバータ回路を近接させつつ2次元的に配 10 設けたことを特徴とする。 列し、異なるインバータ回路における対応位置の単位イ ンバータを相互に隣接配置してある請求項1記載のイン バータ回路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、インバータ回路に関 し、特に複数のC-MOSインパータを利用したインパ ータ回路に関する。

[0002]

FETとnMOS型FETとを直列に接続して構成され るC-MOSインバータが用いられている。

[0003]

【発明が解決しようとする課題】しかしながら、上述し た従来のインバータを1個用いて構成されるインバータ 回路は、インバータを構成するFETの性能のバラツキ により、閾値電圧等の設定にバラツキが生じ、安定的な 性能を保証できないという問題がある。

$$Vin = \frac{V_{DD} + V_{tp} + V_{tn} \sqrt{\frac{\beta n}{\beta p}}}{1 + \sqrt{\frac{\beta n}{\beta p}}}$$

$$\sum \beta pi (Vin - V_{DD} - Vtpi)^{2} = \sum \beta ni (Vin - Vtni)^{2}$$

$$\sum \beta pi (Vin - V_{DD} - Vtpi)^2 = \sum \beta ni (Vin - Vtni)^2$$
 (2)

【0009】ただし、 $\beta p$ 、 $\beta n$ は、それぞれpMOS型 FETとnMOS型FETとにおける電子の易動度を μ p、μn、単位面積当たりのゲート酸化膜の誘電率及び厚 さをそれぞれ $\epsilon$ 、t ox、チャネル幅をWp、Wn、チャネ

$$\beta p = \frac{\mu p \varepsilon}{tox} \cdot \frac{Wp}{Lp}$$

$$\beta n = \frac{\mu n \varepsilon}{tox} \cdot \frac{Wn}{Ln}$$

【0011】閾値のバラツキはβの値により正規分布と して現れるが、式(2)には2項の $\beta$ が含まれるため、 この式を解析的に解くことはできない。しかしながら、 バイポーラ型のトランジスタを並列接続すると性能が向 上することは従来から知られており、一般的に素子を並 列接続した場合には互いの特性が平均されて統計的に見 50 が判明した。

[0004]

【発明の目的】この発明は、上述した従来技術の課題に 鑑みてなされたものであり、個々のインバータの特性値 のバラツキに影響されることなく、安定した性能を実現 できるインバータ回路を提供することを目的とする。

[0005]

【課題を解決するための手段】この発明にかかるインバ ータ回路は、上記の目的を達成させるため、入力端子と 出力端子との間に、複数の単位インバータ回路を並列に

[0006]

【実施例】以下、この発明にかかるインバータ回路の実 施例を説明する。実施例のインバータ回路は、図1に示 すように、入力端子Vinと出力端子Voutとの間 に、複数の単位インパータINV1、INV2、…、I NVnが並列に接続されて構成されている。

【0007】それぞれの単位インバータは、図2に示し たようにpMOS型FETとnMOS型FETとを直列 に接続して構成されるC-MOSインバータである。単 【従来の技術】従来から、集積回路内では、pMOS型 20 一のC-MOSインバータの閾値電圧Vinは、pMO S型FETに印加されるソース電圧をVDD、pMOS型 FETの閾値電圧をVtp、nMOS型FETの閾値電圧 をVtnとして、以下の式(1)で表される。一方、n個の インバータが並列に接続された場合には、その閾値電圧 Vinは以下の式(2)で与えられる。

[0008]

【数1】

ル長をLp、Lnとして、以下の式(3)、(4)で表される 係数である。

[0010]

【数2】

(3)

(1)

(4)

れば安定した性能が実現できることが予測される。

【0012】この予測は実験により確認されている。シ ミュレーション実験によると、式(1)で表される閾値 電圧Vinの分散V1 (Vin) は、式(2) で表され る閾値電圧Vinの分散V2(Vin)より大きいこと

【0013】図3は、2つの単位インバータを並列接続 したインパータ回路の電圧特性を示すグラフである。グ ラフ中の□−□線で表されるのは入力端子Vinへの印加 電圧、△-△線、▽-▽線で表されるのは、それぞれの 単位インバータの特性であり、○一○線で示されるのが 2つの単位インバータを並列接続したインバータ回路の 特性である。

【0014】図3から理解できるように、2つの単位イ ンバータを並列接続することにより、それぞれのインバ ータの特性を平均した特性が得られる。このことは、例 10 えば単位インパータの数を3以上にした場合にも同様で ある。したがって、複数の単位インパータを並列接続す ることにより、単一の場合よりも閾値の精度を統計的に 向上させることができる。

【0015】図4は2グループの複数の単位インバータ を用いて2個のインバータ回路を構成するための単位イ ンバータの配列を示す。図5は各インバータ回路を明確 にするための図4の等価回路であり、各インバータ回路 は12個の単位インパータa1~a12、b1~b12 を並列接続してなり、a1~a12入力出力端子はVi n1、Vout1を出力し、b1~b12の入力出力端 子はVin2、Vout2である。

【0016】図4の配列において、一方のインパータ回 路の単位インパータと他方のインバータ回路の単位イン パータとが交互に直線的に配列され、これによって両イ ンバータ回路の対応する単位インバータ、例えばa1と b1、a2とb2が隣接配置されている。一般にLSI 内において、同一パターンで作成されかつ近接配置され た素子は実質的に同一特性となるため、これらの単位イ ンバータ対は実質的に同一特性となる。このような略同 30 一特性の単位インパータを並列させることにより、第 1、第2のインパータ回路の特性は極めて近似したもの となり、ばらつき解消の効果とあいまって、設計値との 誤差もわずかとなる。

【0017】図6は、3段インパータ回路を接合キャパ シタンスを介して2段階接続した回路を2系統構成する ための単位インパータの配置を示す。図7の等価回路に おいて、その第1の系統は、第1の3段インバータにお いて、単位インバータa11、a12、a13、a14 を並列接続した第1段、単位インバータb11、b1 2、b13、b14を並列接続した第2段、単位インバ ータc11、c12、c13、c14を並列接続した第 3段を直列接続している。また第2の3段インバータで は、単位インパータd11、d12、d13、d14を 並列接続した第1段、単位インバータe11、e12、 e13、e14を並列接続した第2段、単位インパータ f11、f12、f13、f14を並列接続した第3段 を直列接続し、第1の3段インパータの出力を接合キャ パシタンスCC1を介して第2の3段インパータに接続 している。一方第2系統においては、並列単位インパー 50

タa21、a22、a23、a24による第1段、b2 1、b22、b23、b24による第2段、c21、c 22、c23、c24による第3段を直列接続して第1 の3段インパータを構成し、並列単位インパータd2 1、d22、d23、d24による第1段、e21、e 22、e23、e24による第2段、f21、f22、 f23、f24による第3段を直列接続して第2の3段 インパータを構成している。そして第1の3段インバー 夕は接合キャパシタンスCC2を介して第2の3段イン パータに接続されている。ここに図6では、接合キャパ シタンスは図示せず、接合キャパシタンスCC1への接 続端子C11、C12、およびCC2への接続端子C2 1、C22のみ図示している。なお第1系統の入出力端 子はVin1、Vin2、第2系統の入出力端子はVi n2、Vout2である。

【0018】以上の回路を構成するための図6の配列に おいて、第1の3段インパータにおける第1段のインバ ータ回路は、第1系統の単位インパータa11~a14 と、第2系統の単位インバータa21~a24とが交互 20 に配列され、対応単位インバータが隣接配置されてい る。またa11~a14、およびa21~a24入出力 がそれぞれ並列接続され、特性ばらつきが抑制されてい る。第2段においては、第1系統と第2系統の順序を逆 転しつつ、両系統の単位インバータを交互に配列してい る。すなわち第2系統の単位インバータb21~b24 と、第1系統の単位インバータb11~b14が交互に 配列され、対応単位インバータの隣接配置と、複数単位 インバータの並列接続が行われている。第3段では第1 系統と第2系統の関係が第1段の状態に戻り、従って全 体としては、第1、第2系統の単位インバータが千鳥配 列されている。このような構成によっても、図4の構成 と同様の効果を奏することができる。第2の3段インバ ータにおいても、第1の3段インパータと同様の交互配 列および千鳥配列が行われ、第1の3段インバータと同 様に、両系統の特性均一化、高精度化が実現されてい る。

【0019】図8は4系統の3段インパータを構成する ための単位インバータの配列を示す。図9の等価回路に おいて、その第1の系統は、単位インパータa11、a 12、a13、a14を並列接続した第1段、単位イン バータb11、b12、b13、b14を並列接続した 第2段、単位インバータc11、c12、c13、c1 4を並列接続した第3段を直列接続し、第2系統におい ては、並列単位インパータa21、a22、a23、a 24による第1段、b21、b22、b23、b24に よる第2段、c21、c22、c23、c24による第 3段を直列接続し、第3系統においては、並列単位イン バータa31、a32、a33、a34による第1段、 b31、b32、b33、b34による第2段、c3 1、 c 2 3、 c 3 3、 c 3 4 による第 3 段を直列接続

5

し、第4系統においては、並列単位インパータa41、a42、a43、a44による第1段、b41、b42、b43、b44による第2段、c41、c42、c43、c44による第3段を直列接続してなる。ここに第1、第2、第3、第4系統の入出力端子は、それぞれVin1、Vin1、Vin2、Vout2、Vin3、Vout3、Vin4、Vout4である。

【0020】以上の回路を構成するための図9の配列において、第1段のインバータ回路においては、第1、第2系統の単位インバータa11~a14と、a21~a1024とが直線的に交互に配列され、また第3、第4系統の単位インバータa31~a34と、a41~a44が直線的に交互に配列されている。そして第1、第2系統の列と、第3、第4系統の列は隣接配置され、対応する単位インバータ、例えばa11、a21、a31、a41は上下左右の位置関係で近接配置されている。そして、第2段、第3段についても同様の位置関係の配列が行われている。すなわち全体として、異なる系列の対応単位インバータの近接配置による特性均一化、複数単位インバータの近接配置による特性均一化、複数単位インバータの並列化による精度向上が実現されている。20【0021】

【発明の効果】以上説明したように、この発明によれば、複数の単位インパータを並列接続して用いることにより、個々の単位インパータの性質のパラツキを吸収して統計的に安定した性能のインバータ回路を実現することができ、また異なるインパータ回路の対応単位オインパータを近接配置することにより、インバータ回路の特性均一化を図ることができる。

### 【図面の簡単な説明】

【図1】 この発明にかかるインバータ回路の実施例を 30 示す回路図である。

【図2】 図1の回路に用いられる単位インバータの回路図である。

【図3】 2個の単位インバータの電圧特性と、これらを並列接続したインバータ回路の電圧特性とを示すグラフである。

【図4】 2個のインパータ回路のための単位インパータの配列を示す回路図(平面図)である。

【図5】 図4の回路の等価回路を示す回路図である。

【図6】 2個の3段インパータ回路を直列した回路を 2系統構成するための単位インバータの配列を示す回路 図(平面図)である。

【図7】 図6の回路の等価回路を示す回路図である。

【図8】 4系統の3段インパータ回路を構成するため の単位インパータの配列を示す回路図(平面図)であ る

【図9】 図8の回路の等価回路を示す回路図である。 【符号の説明】

INV1、INV2、…、INVn … インバータ Vin、Vin1、Vin2、Vin3、Vin4 … 入力端子


Vout、Vout1、Vout2、Vout3、Vout4 ··· 出力端子


======== 1995-07-18 16:10:01

⟨⟨Start⟩⟩ A:¥JSDOC¥PATENT¥YZN95010¥明細書.DOC
⟨⟨ End ⟩⟩ A:¥JSDOC¥PATENT¥YZN95010¥明細書.DOC

⟨⟨Start⟩⟩ A:¥JSDOC¥PATENT¥YZN95010¥要約書.DOC
⟨⟨ End ⟩⟩ A:¥JSDOC¥PATENT¥YZN95010¥要約書.DOC


【図1】







[図2]

【図3】







【手続補正書】

【提出日】平成7年11月24日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】符号の説明

【補正方法】変更

【補正内容】

【符号の説明】

INV1、INV2、…、INVn … インバータ Vin、Vin1、Vin2、Vin3、Vin4 … 入力端子

Vout, Vout1, Vout2, Vout3, Vo

ut4 ··· 出力端子

a 1 1~a 1 4、a 2 1~a 2 4、a 3 1~a 3 4、a 4 1~a 4 4、b 1 1~b 1 4、b 2 1~b 2 4、b 3 1~b 3 4、b 4 1~b 4 4、c 1 1~c 1 4、c 2 1~c 2 4、c 3 1~c 3 4、c 4 1~c 4 4、d 1 1~d 4 4、e 1 1~e 1 4、e 2 1~e 2 4、e 3 1~e 3 4、e 4 1~e 4 4、f 1 1~f 1 4、f 2 1~f 2 4、f 3 1~f 3 4、f 4 1~f 4 4 … 単位キャパシタンス。

フロントページの続き

(72)発明者 高取 直

東京都世田谷区北沢3-5-18 鷹山ビル 株式会社鷹山内